طراحی و ارزیابی مکانیزم تشخیص خطا و بازیابی سیستم روی یک پردازنده تحمل پذیر خطای مبتنی بر ip-core
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه رازی - پژوهشکده فنی و مهندسی
- نویسنده حامد هزاوه
- استاد راهنما امیر رجب زاده
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1390
چکیده
بروز خرابی در پردازنده های نهفته با توجه به کاربرد گسترده آنها در سیستم های بحرانی-امن، مانند تجهیزات پزشکی، الکترونیک خودروها، سیستم های ارتباطی و تجهیزات کنترل صنعتی، می تواند عواقب جبران ناپذیری را به همراه داشته باشد. برای جلوگیری از بروز خرابی در این سیستم ها، روش های تحمل پذیری اشکال مانند کشف و بازگشت از خطا به صورت گسترده ای مورد استفاده قرار می گیرند. شیوه غالب بازگشت از خطا در سیستم های مبتنی بر تک پردازنده، بازگشت از خطای عقب گرد می باشد. روش های بازگشت از خطای عقب گرد مبتنی بر اجرای دوباره دستوراتی هستند که در اجرای عادی برنامه خطایی در آنها اتفاق افتاده است. دو واحد مهم و حساس در هر پردازنده شمارنده برنامه و فایل ثبات می باشد. اهمیت این دو واحد از آن جهت است که وقوع خطا در آنها می تواند به سرعت در پردازنده منتشر شود و منجر به بروز خرابی در سیستم شود. بر این اساس، در این پایان نامه به منظور افزایش قابلیت اطمینان پردازنده های نهفته، طرحی برای محافظت از شمارنده برنامه و فایل ثبات ارائه شده است. در این طرح ابتدا خطا توسط مکانیزم های پیشنهادی کشف خطای pced و rfed تشخیص داده می شود. مکانیزم pced به منظور کشف خطای روند اجرا در شمارنده برنامه و مکانیزم rfed به منظور کشف خطای داده در فایل ثبات ارائه شده است. در گام بعدی برای جلوگیری از بروز خرابی در سیستم، پردازنده توسط مکانیزم بازگشت از خطا، به حالتی معتبر در گذشته بازگردانده می شود. مهمترین ویژگی طرح ارائه شده، صفر بودن سربار زمانی ذخیره حالت پردازنده در مکانیزم بازگشت از خطا است. عدم تاخیر در ذخیره حالت پردازنده موجب افزایش احتمال اجرای به موقع برنامه در کاربردهای بی درنگ می شود. برای ارزیابی، طرح ارائه شده بر روی کد وریلاگ پردازنده openrisc 1200 پیاده سازی شده است و با تزریق خطای نرم افزاری (مبتنی بر شبیه سازی) مورد ارزیابی قرار گرفته است. نتایج ارزیابی نشان می دهد که مکانیزم pced قادر به کشف 8/97 % از خطاهای روند اجرای تزریق شده در شمارنده برنامه می باشد. سربار سخت افزار و میانگین سربار توان مصرفی این مکانیزم برای 3 برنامه محک، به ترتیب 05/0% و 09/0% می باشد. مکانیزم rfed قادر به کشف کامل خطاهای رخداده در فایل ثبات می باشد. سربار سخت افزار و توان مصرفی این مکانیزم نیز در حدود 1/0% و 14/0% اندازه گیری شده است. متوسط سربار کارایی مکانیزم بازگشت از خطا ارائه شده، در حدود 1/1 % بدست آمده است. در حالی که سربار سخت افزار طرح بازگشت از خطا تنها 3/5% می باشد و میانگین سربارتوان مصرفی این طرح در حدود 41/5% است. آزمایش ها با استفاده از ابزارهای شبیه سازی modelsim 6.5 se و icarus انجام شده است و ابزار synopsys design compiler برای سنتز و اندازه گیری توان مصرفی طرح ارائه شده، مورد استفاده قرار گرفته است.
منابع مشابه
یک رویکرد فعال جهت طراحی سیستم کنترل تحمل پذیر خطا مبتنی برمدل برای موتورهای القایی سه فاز
در این مقاله، رویکردفعالی مبتنی بر مدل جهت طراحی یک سیستم کنترل تحمل پذیر خطا برای جبران خطاهای مکانیکی ناشی شده از ساختار داخلی استاتور و رتور موتور القایی سه فاز ارایه می شود. ساختار این سیستم کنترل از دو بخش اصلی تشکیل یافته است. بخش نخست یک کنترل کننده ی نامی برای حالت بدون خطا و به منظورکنترل شار و سرعت رتور می باشد که در این پژوهش از یک کنترل کننده خطی ساز فیدبک استفاده گردیده است. ب...
متن کاملیک رویکرد فعال مبتنی بر تخمین خطا جهت طراحی کنترل کننده های تحمل پذیر خطا
در این مقاله یک رویکرد فعال جهت طراحی کنترل کننده تحمل پذیر خطا (ftc) مبتنی بر استفاده از رویتگر دینامیکی جهت تخمین همزمان خطای محرک (سیستم) و حالتها ارایه می گردد. مزیت عمده استفاده از رویتگر دینامیکی در تبدیل مساله تخمین همزمان خطا و حالتها به حل یک مساله کنترل مقاوم بدون نیاز به افزایش غیرضروری مرتبه سیستم می باشد. در رویکرد ارائه شده، ساختار کنترل کننده ثابت است و نیازی به پیکره بندی دوباره...
متن کاملافزایش اتکاپذیری در پردازنده های مبتنی بر ip-core
افزایش کاربرد سیستم های کامپیوتری تعبیه شده در حوزه های مختلف، وابستگی زندگی بشر را به این گونه سیستم ها بیش از پیش افزوده است تا جایی که بروز اشکال (fault) و در نتیج? آن خطا (error)، در اغلب این سیستم ها صدمات جبران ناپذیری را به دنبال خواهد داشت. این گزارش، روشی در سطح معماری برای تصحیح اشکال های رخداد? یک بیتی و چندبیتی در خط لول? ریزپردازند? سیستم های تعبیه شده و مدارات داخلی آن ها ارائه م...
15 صفحه اولطراحی و بهبود یک جمع کننده تحمل پذیر خطا مبتنی بر منطق بازگشت پذیر
مدارهای ترکیبی از گیت های منطقی تشکیل شده اند که خروجی در هرلحظه تنها به وسیله ترکیب فعلی ورودی و بدون لحاظ کردن ورودی های قبلی یا حالت قبلی خروجی تعیین می شود. منطق برگشت پذیر که به شکل جدی در دهه های اخیر موردتوجه قرارگرفته، ساخت مدارهایی در مقیاس نانو را بررسی می کند که علاوه بر مشکل اندازه و ابعاد مدار، مصرف توان و هدر رفت گرما در آن را نیز تحت کنترل خود دارد. یکی از کلیدی ترین مدارهای ترکی...
یک رویکرد فعال جهت طراحی سیستم کنترل تحمل پذیر خطا مبتنی برمدل برای موتورهای القایی سه فاز
در این مقاله، رویکردفعالی مبتنی بر مدل جهت طراحی یک سیستم کنترل تحمل پذیر خطا برای جبران خطاهای مکانیکی ناشی شده از ساختار داخلی استاتور و رتور موتور القایی سه فاز ارایه می شود. ساختار این سیستم کنترل از دو بخش اصلی تشکیل یافته است. بخش نخست یک کنترل کننده ی نامی برای حالت بدون خطا و به منظورکنترل شار و سرعت رتور می باشد که در این پژوهش از یک کنترل کننده خطی ساز فیدبک استفاده گردیده است. بخش دو...
متن کاملمقایسه تأثیر وضعیت طاق باز و دمر بر وضعیت تنفسی نوزادان نارس مبتلا به سندرم دیسترس تنفسی حاد تحت درمان با پروتکل Insure
کچ ی هد پ ی ش مز ی هن ه و فد : ساسا د مردنس رد نامرد ي سفنت سرتس ي ظنت نادازون داح ي سکا لدابت م ي و نژ د ي سکا ي د هدوب نبرک تسا طسوت هک کبس اـه ي ناـمرد ي فلتخم ي هلمجزا لکتورپ INSURE ماجنا م ي دوش ا اذل . ي هعلاطم ن فدهاب اقم ي هس عضو ي ت اه ي ندب ي عضو رب رمد و زاب قاط ي سفنت ت ي هـب لاتـبم سراـن نادازون ردنس د م ي سفنت سرتس ي لکتورپ اب نامرد تحت داح INSURE ماجنا درگ ...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه رازی - پژوهشکده فنی و مهندسی
کلمات کلیدی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023